

• CROSS

PRO:

- Se compone principalmente de operaciones aritméticas que es relativamente sencillo en HW.

CONTRA:

- Tiene un gran coste en área
- Tiene una lógica bastante compleja por lo que es necesario definir bien las FSM.

Table 5: Synthesis results for the **Top-level** with timings for **KEYGEN**, **SIGN**, **VERIFY**.

Sec. level	Param.	Resources						KeyGen		Sign		Verify	
		LUT	FF	BRAM	DSP	KeSlice	Freq. MHz	ms	AT	ms	AT	ms	AT
1	RSDP-1-f	26741	11678	45.0	0	16.2	118	0.035	0.568	0.478	7.76	0.409	6.64
	RSDP-1-b	27308	11820	57.5	0	19.0	111	0.037	0.708	0.856	16.3	0.618	11.8
	RSDP-1-s	27779	11990	111.5	0	30.6	114	0.036	1.11	1.67	51.0	1.12	34.2
	RSDPG-1-f	27324	11726	28.5	0	12.9	122	0.008	0.109	0.338	4.35	0.303	3.91
	RSDPG-1-b	28572	11892	37.0	0	15.0	120	0.009	0.129	0.676	10.1	0.519	7.78
	RSDPG-1-s	28777	12257	63.0	0	20.6	117	0.009	0.182	1.38	28.4	1.03	21.1
3	RSDP-3-f	29096	13761	97.0	0	27.8	108	0.081	2.26	1.09	30.3	0.973	27.1
	RSDP-3-b	29790	14028	121.5	0	33.2	113	0.078	2.57	1.69	56.0	1.24	41.1
	RSDP-3-s	29742	14067	148.0	0	38.8	109	0.080	3.12	2.61	101	1.80	69.7
	RSDPG-3-f	31185	13272	43.5	0	17.0	112	0.017	0.297	0.701	11.9	0.665	11.3
	RSDPG-3-b	31323	13479	68.0	0	22.2	115	0.017	0.378	0.919	20.4	0.786	17.5
	RSDPG-3-s	32123	13808	122.5	0	34.0	118	0.017	0.564	1.63	57.2	1.35	45.7
5	RSDP-5-f	32085	15537	151.0	0	40.0	113	0.138	5.51	1.71	68.4	1.60	64.1
	RSDP-5-b	33056	15635	202.0	0	51.1	111	0.140	7.16	2.73	140	2.09	107
	RSDP-5-s	34868	15815	280.0	0	68.1	105	0.148	10.1	4.62	314	3.27	223
	RSDPG-5-f	34626	15331	91.5	0	28.1	113	0.028	0.798	1.20	33.6	1.14	31.9
	RSDPG-5-b	36033	15502	122.5	0	35.0	113	0.028	0.995	1.57	54.9	1.32	46.1
	RSDPG-5-s	35296	15853	182.5	0	47.5	113	0.028	1.35	2.77	132	2.15	102

• LESS

PRO:

- Hay implementaciones existentes en FPGA similares

CONTRA:

- Se necesita mucha optimización para implementarse (alto uso de LUT).
- Gastan mucho las operaciones vectoriales y matriciales.
- Claves públicas muy grandes
- Eliminación Gaussiana ocupa mucho.

Parameter Set	Frequency (MHz)	LUTs ($\times 10^3$)	FFs ($\times 10^3$)	BRAM (36 Kbit)	Cycles ($\times 10^3$)	Latency (μs)
LESS-1{b,i,s}	125	29.4	20.4	25.5	16.1	129.3
LESS-3{b,s}	111	46.3	33.8	40	40.4	364.3
LESS-5{b,s}	100	66.6	47.4	55	75.7	756.6

• SQLsign

CONTRA:

- La isogenía consta de un algoritmo complejo con control complejo por lo que es complicado de llevar a cabo en una FPGA.

Design parameters	Freq (MHz)	Latency (cc)	DSP/LUT/FF	Time (μ s)	DSP/LUT/FF AT (resource. μ s)
width = 256					
CA0D2C1E [23]	625	140	16/1759/3365	0.224	3.58/394/754
[8]	200	33	120/2728/-	0.165	19.8/450/-
[8]	194	47	91/1718/-	0.242	22.0/415/-
[29]	-	-	289/87622/2952	0.01755	5.072/1537/51
[5]	-	-	248/9450/-	0.0852	21.13/805/-
[18]	86.79	29	120/6688/5163	0.334	40.1/2234/1724
[20]	68	-	0/187900/-	0.0147	0/2762/-
$N = 3, s = 6$	625	111	18/4156/5145	0.178	3.20/738/914
$N = 5, s = 4$	625	113	20/4824/5541	0.181	3.62/872/1000
$N = 7, s = 3$	625	111	21/5109/5637	0.178	3.73/907/1000
$N = 11, s = 2$	600	103	22/5421/5528	0.172	3.78/931/949
width = 512					
CA0D2C1E [23]	625	275	31/3443/6602	0.440	13.6/1510/2900
[8]	162	33	188/29985/-	0.204	38.4/6120/-
[8]	182	47	176/37138/-	0.258	45.4/9580/-
[29]	-	-	1089/329868/4143	0.02568	27.97/8471/106
[18]	61.3	29	560/23511/11307	0.472	264.3/11097/5336
$N = 5, s = 7$	525	209	35/8044/10510	0.398	13.9/3200/4180
$N = 7, s = 5$	550	199	35/8124/10128	0.362	12.7/2940/3660
$N = 11, s = 4$	525	239	44/10498/12350	0.455	20.0/4780/5620
$N = 13, s = 3$	500	201	39/9268/11033	0.365	14.3/3390/4030
width = 1024					
CA0D2C1E [23]	625	545	61/6785/12108	0.872	53.2/5920/10600
[11]	244	1372	9/5003/-	5.63	50.7/28166/-
$N = 5, s = 13$	525	401	65/14999/19272	0.764	49.6/11500/14700
$N = 11, s = 7$	500	443	77/18282/21598	0.886	68.2/16200/19100
width = 2048					
CA0D2C1E [23]	625	1085	121/13487/22602	1.74	210/23400/39000
[11]	246	2945	9/5964/-	11.99	107.9/71508/-
$N = 5, s = 25$	500	785	125/29182/35008	1.57	196/45800/54900
width = 4096					
CA0D2C1E [23]	625	2174	242/26978/44806	3.48	842/93800/156000
[11]	175	2945	27/11898/-	16.82	454.1/200124/-
$N = 5, s = 25$	525	1553	245/58161/66740	2.96	725/172000/197000

Table 5. Comparison of implementation results

• HAWK

PRO:

- No utiliza operaciones en coma flotante lo que simplifica bastante

CONTRA:

- Sigue teniendo un algoritmo complejo con control complejo
- No hay mucha documentación sobre implementación en FPGA
- Implementación de FTT y NTT
- Mayor complejidad que las multivariables

• Mirath

Module	LUT L1 / L5	FF L1 / L5	DSP All levels	BRAM L1 / L5
Top-level Control (FSM)	958 / 1,007	1,003 / 1,203	0	0
GGM Tree Control (FSM)	929 / 909	371 / 344	0	1 / 2
SHA3 Engine	3,757 / 3,593	1,978 / 1,973	0	1
AES/Rijndael Engine	2,073 / 4,163	1,278 / 2,162	0	0
Arithmetic Cores (Total)	7,639 / 20,699	4,751 / 12,477	0	34 / 73
Data Memory	0	0	0	4 / 16
Key Scratchpad Memory	0	0	0	2 / 4
Commit FIFO	44 / 44	64 / 64	0	0 / 0
Total	15,400 / 30,415	9,445 / 18,223	0	42 / 96

PRO:

- No hay aritmética compleja
- Repetición de la misma operación (muy paralelizable)

CONTRA:

- Realiza mucho hash (consumo de memoria)
- El resto de las funcionalidades también hacen un uso intensivo de memoria
- Tiene que realizarse un buen control
- Pocas implementaciones en HW

• MQOM

PRO:

- Operaciones lógicas cortas y sencillas
- Poco uso de LUT para operaciones aritméticas
- Puede acelerarse con DSP

CONTRA:

- Combina tanto MPC como Multivariable (no es fácil de implementar)
- Control complejo
- Elevado uso de LUT por hashing

- Poca implementación previa en FPGA
- **PERK**

PRO:

- Operaciones lógicas simples
- Bajo uso de bloques DSP
- Muchas rondas (paralelizable)

CONTRA:

- Sigue habiendo hashing (muchas LUT)
- Mucho uso de memoria
- Control complejo
- Poca implementación existente en FPGA

- **RYDE**

PRO:

- Muchas rondas (paralelizable)
- Operaciones aritméticas

CONTRA:

- Control complejo
- Uso intensivo de recursos (LUT y BRAM)
- Mucho hashing
- Poca implementación existente en FPGA

- **SDitH**

Parameter Sets	FPGA Utilisation			
	LUT	FF	DSP	BRAM
SDitH-L1-GF256	16,592	8,778	0	164.5
SDitH-L1-GF251	17,423	16,336	196	164.5
SDitH-L3-GF256	22,569	13,881	0	356.0
SDitH-L3-GF251	29,961	25,794	382	356.0
SDitH-L5-GF256	23,323	14,962	0	520.5
SDitH-L5-GF251	34,456	31,409	472	521.5

PRO:

- Pocas operaciones lógicas (muy MPC)
- Operaciones con matrices
- No usa isogenías ni NTT
- Algo más de implementación en FPGA a pesar de ser MPC

CONTRA:

- Mucho hashing
- Uso intensivo de memoria
- Control complejo

• MAYO

	Works	Platform	Latency (cc/ms)			Area (mm ² or LUT/FF/DSP/BR)
			KeyGen	Sign	Verify	
UOV ₁	[7] ^a	Artix7 @ 90.8MHz ^c	11.0M/121.94	843k/9.29	284k/3.13	28k/24k/2/66
		Artix7 @ 90.3MHz ^d	11.0M/121.91	779k/8.63	115k/1.27	34k/27k/2/66
		AC-A72 @ 1.8GHz	28.3M/15.73	13.3M/7.40	2.20M/1.25	-
MAYO ₁	[5]	AC-M4 @ 24MHz	5.24M/21.84	9.18M/38.25	4.88M/20.33	-
		IXG 6338 @ 2GHz ^b	110k/0.05	460k/0.23	175k/0.08	-
	[10]	AC-M7 @ 480MHz	-	42.9M/89.43	5.70M/11.88	-
	[23]	Artix7 ^s @ 100MHz	996k/9.96	2.867M/28.67	-	21k/13k/11/129
	Our ^e	Artix7 @ 75MHz	29,330/0.40	95,191/1.28	30,150/0.40	92k/33k/2/45.5
		Kintex7 @ 100MHz	29,330/0.30	95,191/0.96	30,150/0.30	94k/32k/2/45.5
		A-28nm @ 1.5GHz	29,330/0.02	95,191/0.06	30,150/0.02	1.02mm ²
	Our ^f	Artix7 @ 75MHz	5,799/0.08	31,128/0.43	4,587/0.05	106k/38k/2/45.5
		Kintex7 @ 100MHz	5,799/0.06	31,128/0.32	4,587/0.04	112k/38k/2/45.5
		A-28nm @ 1.5GHz	5,799/0.004	31,128/0.02	4,587/0.003	1.24mm ²
UOV ₃	[7] ^a	Artix7 @ 96MHz ^c	16.7M/174.24	1.46M/15.26	823k/8.57	38k/29k/2/184.5
		Artix7 @ 94.1MHz ^d	16.4M/174.94	1.19M/12.75	195k/2.07	43k/35k/2/184.5
		AC-A72 @ 1.8GHz	56.8M/31.56	34.5M/19.18	8.31M/4.62	-
MAYO ₃	[5]	IXG 6338 @ 2GHz ^b	508k/0.25	1.66M/0.83	610k/0.30	-
	Our ^e	Kintex7 @ 100MHz	65,660/0.65	214,751/2.15	66,959/0.67	147k/52k/2/96
		A-28nm @ 1.5GHz	65,660/0.04	214,751/0.14	66,959/0.04	1.71mm ²
	Our ^f	Kintex7 @ 100MHz	11,730/0.11	65,673/0.65	9,035/0.10	169k/60k/2/96
		A-28nm @ 1.5GHz	11,730/0.008	65,673/0.04	9,035/0.006	1.97mm ²
UOV ₅	[7] ^a	Artix7 @ 82.5MHz ^c	39.0M/437.53	3.30M/40.09	1.9M/23.29	77k/38k/2/356
		Artix7 @ 92.6MHz ^d	38.4M/414.73	2.64M/28.56	364k/3.93	83k/41k/2/359
		AC-A72 @ 1.8GHz	291M/161.91	86.7M/48.18	18.6M/10.33	-
MAYO ₅	[5]	IXG 6338 @ 2GHz ^b	1.21M/0.60	4.14M/2.07	1.18M/0.59	-
	Our ^e	Kintex7 @ 100MHz	118,027/1.19	384,488/3.89	119,603/1.19	215k/73k/2/194.5
		A-28nm @ 1.5GHz	118,027/0.08	384,488/0.26	119,603/0.08	3.09mm ²
	Our ^f	Kintex7 @ 100MHz	19,897/0.20	111,736/1.12	14,713/0.14	246k/83k/2/194.5
		A-28nm @ 1.5GHz	19,897/0.01	111,736/0.07	14,713/0.01	3.45mm ²

PRO:

- Solo se hace hash una vez (poco uso de LUT)
- Operaciones aritméticas
- Altamente paralelizable
- Trabajos en FPGA ya existentes

CONTRA:

- Resolución del sistema de ecuaciones
- Uso intensivo de memoria
- Clave pública grande (coeficientes del sistema)

• QR-UOV

PRO:

- Operaciones aritméticas sencillas
- Cálculo matricial
- Poco hashing
- Control asequible
- Implementación de UOV ya existente
- Reduce respecto a UOV el tamaño de la clave pública

CONTRA:

- Mucho uso de memoria
- Eliminación gaussiana (más reducida que UOV)

• SNOVA

PRO:

- Operaciones aritméticas matriciales
- Paralelizable
- Repetitivo

CONTRA:

- Mucho uso de memoria en matrices
- Resolver el sistema es más complicado
- Mayor control
- Variables matriciales en lugar de escalares

• UOV

	Utilization					Cycle Count			Freq. (MHz)
	Slices	LUTs	FFs	BRAM	DSP	KeyGen	Sign	Verify	
uov-Ip-classic	12 145	33 221	24 097	108.5	2	3 540 971	7 515	6 435	93.5
uov-Ip-pkc	12 073	32 134	22 969	81	2	4 170 749	7 515	192 411	91.4
uov-Ip-pkc+skc	12 106	32 422	23 262	48	2	3 807 119	352 621	192 411	94.8
uov-Is-classic	12 860	44 974	27 433	140	2	9 916 182	13 070	12 986	92.2
uov-Is-pkc	11 740	29 385	25 328	110	2	11 922 375	13 070	284 379	94.8
uov-Is-pkc+skc	11 681	28 947	24 444	66	2	11 072 933	843 885	284 379	90.8
uov-III-pkc	17 610	41 761	31 543	310.5	4	18 221 241	19 285	823 108	97.5
uov-III-pkc+skc	16 574	38 352	29 446	184.5	4	16 727 607	1 465 182	823 108	96.0
uov-V-pkc+skc	27 038	77 352	38 217	359	4	39 066 651	3 308 031	1 921 513	92.5

PRO:

- Operaciones aritméticas
- Solo se hace hash una vez
- Previas implementaciones en FPGA

CONTRA:

- Mucho uso de memoria

- Clave pública grande
- Requiere control

- **FAEST**

PRO:

- Sin reducción gaussiana
- Clave pública reducida
- Uso de AES (ya ha sido implementado en FPGA)

CONTRA:

- Alto consumo de LUT
- Mayor complejidad que multivariante
- Complejidad en el control
- Poca computación

RANKING	ACELERADOR
1º	QR-UOV
2º	UOV
3º	MAYO
4º	SNOVA
5º	CROSS
6º	HAWK
7º	FAEST
8º	PERK
9º	SDitH
10º	RYDE
11º	Mirath
12º	LESS
13º	MQOM
14º	SQIsign

-  Code based
-  Isogeny
-  Lattice based
-  MPC in the head
-  Multivariate
-  Symmetric based